計算機與數(shù)字技術(shù)（Iet Computers And Digital Techniques）在中科院分區(qū)中位于4區(qū)，JCR分區(qū)位于Q3。審稿速度一般為 12周，或約稿 ，且近兩年沒有被列入國際預(yù)警名單，您可以放心投稿。如果您需要投稿指導(dǎo)，可在線咨詢我們的客服老師，我們將竭誠為您服務(wù)。

IET 計算機與數(shù)字技術(shù)發(fā)表技術(shù)論文，介紹數(shù)字片上系統(tǒng)設(shè)計和電子及嵌入式系統(tǒng)測試各個方面的最新研究和開發(fā)工作，包括設(shè)計自動化工具（方法、算法和架構(gòu)）的開發(fā)。特別歡迎基于與 CMOS 技術(shù)縮小相關(guān)的問題的論文。它面向計算機和數(shù)字系統(tǒng)設(shè)計和測試領(lǐng)域的研究人員、工程師和教育工作者。

感興趣的關(guān)鍵主題領(lǐng)域是：

設(shè)計方法和工具：CAD/EDA 工具、硬件描述語言、高級和架構(gòu)綜合、硬件/軟件協(xié)同設(shè)計、基于平臺的設(shè)計、3D 堆疊和電路設(shè)計、片上系統(tǒng)架構(gòu)和 IP 核、嵌入式系統(tǒng)、邏輯綜合、低功耗設(shè)計和功率優(yōu)化。

仿真、測試和驗證：電氣和時序仿真、基于仿真的驗證、硬件/軟件協(xié)同仿真和驗證、混合域技術(shù)建模和仿真、硅后驗證、功率分析和估算、互連建模和信號完整性分析、硬件信任和安全性、可測試性設(shè)計、嵌入式核心測試、片上系統(tǒng)測試、在線測試、自動測試生成和延遲測試、低功耗測試、可靠性、故障建模和容錯。

處理器和系統(tǒng)架構(gòu)：多核系統(tǒng)、通用和專用處理器、DSP 應(yīng)用的計算算法、算術(shù)和邏輯單元、高速緩存、內(nèi)存管理、協(xié)處理器和加速器、片上系統(tǒng)和網(wǎng)絡(luò)、嵌入式內(nèi)核、平臺、多處理器、分布式系統(tǒng)、通信協(xié)議和低功耗問題。

可配置計算：嵌入式內(nèi)核、FPGA、快速原型設(shè)計、自適應(yīng)計算、可演化和靜態(tài)和動態(tài)可重構(gòu)及可重新編程系統(tǒng)、可重構(gòu)硬件。

針對可變性、功耗和老化的設(shè)計：針對可變性、功耗和老化感知設(shè)計、內(nèi)存、FPGA、IP 組件、3D 堆疊、能量收集的設(shè)計方法。

案例研究：新興應(yīng)用、工業(yè)設(shè)計中的應(yīng)用以及設(shè)計框架。